52 lines
2.7 KiB
Python
52 lines
2.7 KiB
Python
import os.path
|
|
import logging
|
|
from cppyy import gbl as cpp
|
|
import pysysc
|
|
from pysysc.structural import Connection, Module, Signal, Simulation
|
|
|
|
###############################################################################
|
|
# setup and load
|
|
###############################################################################
|
|
logging.basicConfig(level=logging.INFO)
|
|
build_type='Debug'
|
|
###############################################################################
|
|
myDir = os.path.dirname( os.path.realpath(__file__))
|
|
pysysc.read_config_from_conan(os.path.join(myDir, 'conanfile.txt'), build_type)
|
|
pysysc.load_systemc()
|
|
###############################################################################
|
|
logging.debug("Loading SC-Components lib")
|
|
pysysc.add_include_path(os.path.join(myDir, 'sc-components/incl'))
|
|
pysysc.add_library('scc.h', os.path.join(myDir, 'build/%s/lib/libsc-components.so'%build_type))
|
|
###############################################################################
|
|
logging.debug("Loading Components lib")
|
|
pysysc.add_include_path(os.path.join(myDir, 'components'))
|
|
pysysc.add_library('components.h', os.path.join(myDir, 'build/%s/lib/libcomponents.so'%build_type))
|
|
###############################################################################
|
|
# configure
|
|
###############################################################################
|
|
Simulation.setup(logging.root.level)
|
|
###############################################################################
|
|
# instantiate
|
|
###############################################################################
|
|
clk_gen = Module(cpp.ClkGen).create("clk_gen")
|
|
rst_gen = Module(cpp.ResetGen).create("rst_gen")
|
|
initiator = Module(cpp.Initiator).create("initiator")
|
|
memories = [Module(cpp.Memory).create(name) for name in ["mem0", "mem1", "mem2", "mem3"]]
|
|
router = Module(cpp.Router[4]).create("router")
|
|
###############################################################################
|
|
# connect it
|
|
###############################################################################
|
|
clk = Signal("clk").src(clk_gen.clk_o).sink(initiator.clk_i).sink(router.clk_i)
|
|
[clk.sink(m.clk_i) for m in memories]
|
|
rst = Signal("rst").src(rst_gen.reset_o).sink(initiator.reset_i).sink(router.reset_i)
|
|
[rst.sink(m.reset_i) for m in memories]
|
|
Connection().src(initiator.socket).sink(router.target_socket)
|
|
[Connection().src(router.initiator_socket.at(idx)).sink(m.socket) for idx,m in enumerate(memories)]
|
|
###############################################################################
|
|
# run if it is standalone
|
|
###############################################################################
|
|
if __name__ == "__main__":
|
|
Simulation.configure(enable_vcd=True)
|
|
Simulation.run()
|
|
logging.debug("Done")
|